연구성과

전자공학과 박사과정 권혁수, 한국 반도체 학술대회 우수 설계상 수상

- 세계 최초 single tile 동작 CMOS-NEM 재구성 가능 논리 소자/회로 구현

 ▲ (왼쪽부터) 최우영 교수, 권혁수 전자공학과 박사과정

  

서강대학교 전자공학과 최우영 교수 연구팀이 나노전기기계소자 (NEM)를 이용하여 CMOS-NEM 재구성 가능 논리 소자/회로의 single tile 동작을 세계 최초로 실험적으로 구현하였다. 연구 결과는 지난 2월 강원도에서 열린 한국 반도체 학술 대회 (KCS)에서 chip design contest (CDC) 우수설계 상을 수상하였다.

 

이번에 발표된 CMOS-NEM 재구성 가능 논리 소자/회로는 65 nm 공정 기술을 기반으로 구현되었으며, 신호 변경을 담당하는 NEM 소자는 후공정 배선 부분에 구현되었다. 본 소자/회로는 기존의 CMOS 소자만으로 구성된 회로보다 칩 밀도가 4.6 배, 동작 주파수가 2.3 배, 전력 소비가 9.3 배 더 낮을 것으로 예상되며 ASIC (application specific integrated circuit) 수준의 속도와 전력 소모를 보이면서도 마이크로 프로세서 수준의 동작 유연성을 보유한 FPGA (field-programmable gate array)를 구현하는 데 큰 기여를 할 것으로 예상된다.

 

세계 최초로 구현된 본 기술은 단순히 재구성 가능 논리 소자/회로 기술 분야만이 아닌 반도체 기술의 패러다임을 바꿀 수 있는 원천기술의 성격을 갖고 있다. 단기적으로는 초저전력 memory-in-logic, analog computing 분야로 확장이 가능하며 궁극적으로는 초저전력 삼차원 신경모사 반도체 칩의 출현을 가능하게 할 것이다.  

 

 

□ 논문명, 저자정보

 

- 논문제목: Monolithic three-dimensional (M3D) CMOS- Nanoelectromechanical (NEM) Single-tile Reconfigurable Logic (RL)

- 저자 정보 : 최우영 교수 (교신저자), 권혁수 박사 과정 (제 1저자)

- ‘The 27th Korean Conference on Semiconductors (KCS2020)‘ chip design contest (CDC) 우수 설계상 수상, 2020년 2월

 

□ 그림 설명

 

(a) 본 연구팀에서 설계한 single tile CMOS-NEM 이종집적 RL 회로의 schematic. (b) CMOS-NEM 이종집적 RL single tile 회로의 측정 결과.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

□ 사진자료

 

CDC 우수설계상 상장 스캔본